1.什么是IC？
Integrated Circuit，即集成电路，IC行业简单理解就是芯片行业/半导体行业。
IC按功能可分为数字IC、模拟IC、微波IC和其他IC。
数字IC是传输、处理、处理数字信号的芯片。它分为通用数字IC和专用数字IC。也是目前应用最广泛、增长最快的芯片品种。
通用IC是指那些用户多、应用范围广的标准电路，如存储器（DRAM）、微处理器（MPU）、微处理器（MCU）等。
专用集成电路（Application-specific IC，简称ASIC），顾名思义，就是为某种用途或领域而设计的IC芯片。
芯片分为以下两种输出模式。
1. IC制造商（IDM）自己设计，自己的工业线加工、封装、测试，最后生产芯片。 2. IC 设计公司 (Fabless) 与 IC 制造公司 (Foundry) 合并。设计公司将最终确定的物理版本交给Foundry进行加工制造，封装测试交给下游厂商。
二、芯片设计和作业设置的全过程
什么是上游设计，什么是下游封测，什么是fabless，什么是PE，这些问题都不懂芯片从业内同学的角度来看，基本上是被蒙住了眼睛。
1. IC制造商（IDM）自己设计，自己的工业线加工、封装、测试，最后生产芯片。
市场部：用户和市场需求由市场专员和项目经理决定。
IC设计：IC设计工程师参与流程，包括架构师、前端设计、功能验证、dft、后端设计、版本设计。
2. IC 设计公司 (Fabless) 与 IC 制造公司 (Foundry) 合并。设计公司将最终确定的物理版本交给Foundry进行加工制造，封装测试交给下游厂商。
大部分材料专业的同学最终都会去的fab factory，一般做PE和PIE。
3.封测
封装工程师、ATE测试工程师
从上游设计到下游封测，工作环境和薪资从上到下做对比，年薪芯片设计30W，晶圆厂年薪20W，三班倒。
三、数字IC设计全流程
前端设计流程
1． IC制造商（IDM）自行设计，由自己的工业线加工、封装、测试，并最终输出芯片。
研究市场，找出需要什么样的芯片。
芯片规格书与功能表一样，是客户向芯片设计公司提出的设计要求，包括芯片需要满足的具体功能和性能要求。
2. IC 设计公司 (Fabless) 与 IC 制造公司 (Foundry) 合并。设计公司将最终确定的物理版本交给Foundry进行加工制造，封装测试交给下游厂商。
根据客户提出的规范要求，对部分功能进行算法设计，提出设计方案和具体实现架构，划分模块功能。
3.封装与测试
使用硬件描述语言（Verilog）用代码描述和实现模块功能，即通过硬件语言描述实际的硬件电路功能，形成RTL（寄存器传输级）代码。
4.功能仿真（functional verification）
仿真验证是验证编码设计的正确性。可以理解，验证就是对设计存在纠错。这就是验证的价值。
如果一个小问题没有发现，直接走后端设计，最终流片失败，损失巨大。因此，好的IC设计公司一般设计与验证的比例为1：3。
5. Logic Synthesis——逻辑综合
逻辑综合是一个比较灵活的环节。有时放在前端，有时放在后端，不同的公司有不同的安排。
仿真验证通过，进行逻辑综合。逻辑综合就是将HDL代码翻译成门级网表网表。
综合需要设置约束条件，即你希望综合电路在面积、时序等目标参数方面达到的标准。
6.静态时序分析——STA
静态时序分析，验证类，主要在时序上验证电路，检查电路是否存在建立时间（setup time）和保持时间违规。
这是数字电路的基础知识。当一个寄存器出现这两种时序违规时，就没有办法正确采样数据和输出数据，所以基于寄存器的数字芯片功能肯定会出现问题。
7. Formal verification - Formality
Verification类别，即从功能上验证综合网表（STA是时序）。
为了保证原来HDL描述的电路功能在逻辑综合过程中没有被改动。
后端设计流程
1. IC制造商（IDM）自己设计，自己的产业线加工、封装、测试，最后生产芯片。
芯片往往有自己的测试电路。 DFT的目的是在设计时考虑未来的测试。
2. IC 设计公司 (Fabless) 与 IC 制造公司 (Foundry) 合并。设计公司将最终确定的物理版本交给Foundry进行加工制造，封装测试交给下游厂商。
版图规划是对芯片的宏单元模块进行布局，一般确定各种功能电路的布局，如IP模块、RAM、I/O管脚等。布局规划可以直接影响芯片的最终面积。
3.封装测试
简单来说就是时钟的走线。由于时钟信号在数字芯片中起全局指挥作用，其分布应对称连接到各个寄存器单元，这样当时钟从同一时钟源到达各个寄存器时，时钟延迟差异很小。
这就是时钟信号需要单独布线的原因。
4.功能仿真（功能验证）
这里的布线是普通信号布线，包括各种标准单元（基本逻辑门电路）之间的布线。
比如我们平时听到的0.13um制程，或者90nm制程，其实就是金属走线在这里可以做到的小宽度，从微观上看就是MOS管的沟道长度观点。
5. Logic Synthesis——逻辑综合
由于导线本身的电阻、相邻导线之间的互感、耦合电容等因素，会在芯片内部产生信号噪声、串扰和反射。
这些影响会产生信号完整性问题，导致信号电压波动和变化，如果严重的话，会导致信号失真错误。
6.静态时序分析——STA
验证布线物理版本的功能和时序。
实际的后端流程还包括电路功率分析和DFM（Design for Manufacturability）问题，这些问题是随着制造过程的不断改进而产生的。完成物理版本验证意味着整个芯片设计阶段完成，接下来就是芯片制造了。
实体版以GDSII文件格式交给芯片代工厂（简称Foundry）在硅片上制作实际电路，然后封装测试得到芯片。
什么是IC的介绍到此结束（详解芯片行业全过程）。
文章来源于网络或者作者投稿，若有侵权请联系删除，作者：三川，如若转载，请注明出处：https://www.laoz.net/24086.html
